- IP Solution
-
가온칩스는 계층형 레이아웃 (Hierarchical Layout) 과 Full Chip Floor Plan을 고려한
Customized Hardening으로 고객사들의 Time to market을 위한 개발 일정 단축,
Low cost를 위한 Area 최소화, Performance 극대화 및 Low Power consumption을 위한
Power 최소화 솔루션을 제공하여 고객사 제품에 경쟁력 확보를 가능하게 합니다.
Partnership with IP Supplier
가온칩스는 IP 파트너사와 협업을 통해 최신 IP에 대한 선행 기술을 확보하고,
고객사에게 core 기반의 손쉬운 액세스와 빠른 비즈니스 제안이 가능합니다.
- ARM-based SoC System : Ready for Entry-to-Cutting Edge
- 3rd Party IP with Partnership
- Early Start and Fast Optimization
IP Hardening Platform
Hardening 된 IP별 PPA Data를 Base로 고객의 제품 기획 및 SPEC.
검토 단계에서 유용한 판단 근거 및 Data를 제공합니다.
-
- 고객사 개발기간 단축
-
개발 절차 중 Hardening Flow를 set-up하여 사용 IP의 즉각적인 Re-use
또는 일부 Modify 등을 통해 기존 개발기간 대비 약 6~8개월 단축
-
- 고객사 개발비용 절감
-
사용 IP에 대한 신규 Hardening 필요없이 기 완료된 IP에 대한 최소한의 수정을 통해
과제에 적용하여 투입 Resource 및 개발기간 축소로 인한 비용 절감 가능
-
- 요구 사항에 대한 최적화
-
Performance, Power, Area 등 고객사의 요구 순위에 따라
Hardening 완료된 IP의 일부 수정만으로 맞춤형 최적화 가능
IP Hardening Process
