1. 기본 업무

ㆍVerilog-HDL을 활용한 디지털 회로(RTL) 설계
ㆍVerilog 테스트 벤치 작성 및 C programming을 이용한 시뮬레이션
ㆍSoC integration / verification
ㆍSoC logic design / verification (IO muxing, clk & reset tree, Test mode)
ㆍ서브 시스템 integration / verification
ㆍASIC Design Flow (Lint, Synthesis, LEC, STA)

2. 추가 업무 (in advance)

ㆍCPU, GPU, NPU handling / integration / verification

ㆍBUS(matrix, NoC, AMBA base IP) architecting / generation / integration / verification

ㆍDDR(LPDDR4 or more) controller + PHY integration / verification

ㆍHigh-Speed Interface IP (PCIe, USB, UFS, SD/eMMC, etc.

ㆍFPGA targeting

ㆍVerification with firmware on FPGA emulation

3. 지원자격 (아래 항목에 해당하는 인재)

ㆍ상식적인 / 논리적인 / 유연한 / 겸손한 인재  

ㆍ목표를 성실히 이루고자 하는 인재

ㆍ학부 공학 전공과정을 충실히 이수한 인재 (전자, 전기, 컴퓨터 및 관련 이공계열)

ㆍSW programming 경험과 개념을 알고 있는 인재

ㆍ전자회로, 디지털 회로, RTL 설계 전문가로 성장하고자 하는 인재

ㆍSoC full chip 설계에 관심이 있는 인재

ㆍSoC chip 설계/검증/물리적 구현과정/테스트/불량 분석 등 설계부터 양산에 이르는

반도체 제조 과정에 흥미를 느낄 수 있는 인재

4. 우대사항

ㆍ전공 Engineering에 대한 탄탄한 이해

ㆍ자기 주도적인 업무 성향

ㆍSW Programming 경험 및 개념 이해

ㆍVerilog-HDL(Hardware Description Language)에 대한 기본 개념 이해

ㆍ영어 혹은 일어 의사소통 가능 (Conversation-level 이상)

  5. 근무형태

  ㆍ수습기간 4개월 (수습기간 내 임금 85% 지급)

ㆍ수습기간 동안 소정의 심사를 거쳐 적격자에 한하여 정규직으로 전환됩니다. (전환율 97% 이상)

  6. 근무일시 : 주 5일(월~금) 유연근무제

  7. 급여수준 : 대졸 신입연봉 4,000만원

  8. 복리후생 

ㆍ전세자금 무이자 지원 제도, 주택자금 무이자 지원 제도, 선택적 복리후생제도

(신입사원 기준 140만원 상당), 부모님 명절 용돈 지원 제도, 종합 건강검진 지원 등

다양한 복지제도를 운용 중입니다. (홈페이지 참조)

ㆍ재택근무를 포함한 유연근무제도를 운영 중입니다.

  9. 지원방법 등 

ㆍ접수방법 : 첨부된 입사지원서 작성 후 최종학교 성적증명서를 첨부하여 이메일 접수 (HR@gaonchips.com) 

ㆍ접수기간 : 2022년 11월 9일(수) ~ 12월 11일(일) 

ㆍ전형절차 : 서류전형 < 면접전형 < 최종합격